電(dian)子元器件(jian)色情A❌片成人免费看视频🌈電路布局(jú)的可靠性(xing)設計--跳線(xian)

    9. 6.1 電子(zi)線路的可(kě)靠性設計(jì)原則
    采用(yòng)各種電子(zǐ)元器件進(jin)行系統或(huò)整機線路(lù)設計時，設(she)計師不僅(jǐn)必須考慮(lǜ)如何實現(xiàn)規定的功(gōng)能，而🌈且應(ying)該考慮采(cai)用何種設(she)計方案才(cái)能充分發(fa)揮元器件(jiàn)固🏃🏻有可靠(kào)性的潛力(lì)，提高系統(tǒng)或整機的(de)可靠性水(shui)平。這🤟就是(shì)通常所說(shuo)的可靠性(xing)設計。
    電子(zi)線路的可(kě)靠性設計(ji)是一個内(nèi)容相當廣(guang)泛而🌈具🍉體(tǐ)🏃🏻‍♂️的問🤟題，采(cǎi)用不同類(lèi)型的器件(jian)或者要實(shi)現不同的(de)電路功能(néng)，都會有不(bú)同的可靠(kào)性設計考(kao)慮。這裏首(shǒu)先給出電(diàn)子線路可(kě)靠性設計(jì)的一些基(ji)本原則，在(zai)8.6.2節再給出(chu)幾種🌈具體(ti)電路的設(she)計規則。
    1. 簡(jian)化設計
由(you)于可靠性(xing)是電路複(fú)雜性的函(han)數，降低電(diàn)路的複雜(zá)性可以🥵相(xiang)應的提高(gāo)電路的可(ke)靠性，所以(yi)，在實現規(guī)定功能❤️的(de)前❄️提下，應(ying)盡量使電(dian)路結構簡(jian)單，最大限(xiàn)度的減少(shao)所用元器(qi)件的類型(xíng)和品種，提(ti)高元器件(jian)的複用率(lü)。這是提高(gao)電路可😘靠(kào)性的一種(zhong)簡單而實(shi)用的方法(fa)。
簡化設計(ji)的具體方(fāng)案可以根(gen)據實際情(qíng)況來定，一(yi)般使用的(de)方法有：
    (1)多(duo)個通道共(gòng)用一個電(dian)路或器件(jian)。
    (2)在保證實(shí)現規定功(gong)能指标的(de)前提下，多(duō)采用集成(chéng)電路，少采(cǎi)用分立器(qi)件，多采用(yòng)規模較大(da)的集成電(diàn)⛷️路，少采用(yòng)規模較小(xiao)的集成電(diàn)路。集成度(dù)的提高可(ke)🥵以減少元(yuán)器件之間(jiān)的連線、接(jie)點以及📱封(fēng)裝的數目(mù)，而這些連(lián)接點的可(kě)靠性常常(cháng)是造成電(diàn)路失效的(de)主要原因(yin)。
    (3)在邏輯電(dian)路的設計(jì)中，簡化設(shè)計的重點(dian)應該放在(zài)🐕減少邏輯(jí)器件的數(shu)目，其次才(cái)是減少門(mén)或輸入端(duan)的數目。因(yīn)爲一💚般而(er)言，與減少(shǎo)電路的複(fu)雜度相比(bǐ)較，提高電(diàn)路的集成(chéng)度對于提(ti)高系統可(ke)靠性的效(xiào)果更爲明(ming)顯。
    (4)多采用(yong)标準化、系(xì)列化的元(yuan)器件，少采(cǎi)用特殊的(de)或未經定(ding)型🈲和考驗(yàn)的元器件(jian)。
    (5)能用軟件(jiàn)完成的功(gong)能，不要用(yòng)硬件實現(xiàn)。
    (6)能用數字(zi)電路實現(xiàn)的功能，不(bú)要用模拟(ni)電路完成(chéng)，因🔆爲🔞數字(zi)電路的可(kě)靠性和标(biāo)準化程度(dù)相對較高(gao)。但是，有時(shí)模拟💋電路(lù)的功能用(yong)數字電路(lù)實現會導(dǎo)緻器件數(shù)目的明顯(xiǎn)增加，這時(shi)就要根據(jù)具體情況(kuang)統籌考慮(lǜ)，力求選用(yong)⚽最佳方案(àn)。
    在簡化設(shè)計時應注(zhu)意三點：：一(yi)是減少元(yuan)器件不會(huì)導緻其它(tā)元器件承(cheng)受應力的(de)增加，或者(zhe)對其它元(yuán)器件的性(xing)㊙️能要求更(gèng)加苛刻；二(èr)是在用一(yī)種元器件(jian)完成多種(zhǒng)功能時，要(yao)确💁認該種(zhǒng)器件在性(xìng)能指标和(he)可靠性方(fang)面是否能(neng)夠同時滿(man)足幾個方(fāng)面的要求(qiú)✌️；三是爲滿(man)足系統安(an)全性、穩定(ding)性、可測性(xìng)、可維修性(xìng)或降額和(he)冗🤟餘設計(ji)等的要求(qiú)所增加的(de)電路或元(yuán)器件不能(neng)省略。
    2. 低功(gōng)耗設計
    電(dian)子系統向(xiang)着小型化(hua)和高密度(dù)化發展，使(shǐ)得其内部(bù)熱功率密(mì)度增加，可(kě)靠性随之(zhi)降低。降低(dī)電路的🍉功(gōng)耗❌，是減少(shǎo)系統内部(bù)溫升的主(zhǔ)要途徑。這(zhe)可以從兩(liǎng)方面着手(shou)，一是盡量(liang)❤️采用低🐅功(gōng)耗器件，如(rú)在滿足☀️工(gōng)作速度的(de)情況下，盡(jin)量采用CMOS電(dian)路。而不用(yòng)TTL電路；二是(shi)在完成規(gui)定功能的(de)前提下，盡(jin)量簡化邏(luo)輯電路，并(bing)更多的讓(rang)軟件來完(wan)成硬件的(de)功能，以減(jiǎn)少整機硬(ying)件的數量(liang)。
    3. 保護電路(lu)設計
    電子(zi)系統在工(gōng)作中可能(neng)會受到各(ge)種不适當(dang)應力或🍓外(wai)界幹擾🔞信(xìn)号的影響(xiǎng)，造成電路(lu)工作不正(zhèng)常，嚴重時(shí)會導🔞緻内(nei)部器件的(de)損壞。爲此(ci)，在電路設(shè)計中，有必(bì)要根據具(jù)體情況設(shè)計必✏️要的(de)保護電路(lu)。如在電路(lù)的信号輸(shū)入端設計(jì)靜電保護(hu)電路，在電(dian)源輸🌏入端(duān)設計浪湧(yong)幹擾抑制(zhi)電路，在高(gao)頻🈲高速電(diàn)路中✍️加入(ru)噪聲抑制(zhi)或吸收網(wang)絡。具體保(bao)護電路的(de)形式❄️可參(can)閱本書有(you)關章節。
    4. 靈(ling)敏度分析(xī)
    組成電子(zi)系統的各(ge)個電路對(duì)于系統可(ke)靠性的貢(gong)🔞獻并⁉️不相(xiang)🔞同，而組成(chéng)電路的各(gè)個元器件(jiàn)對于該電(dian)路可靠性(xing)👉的貢獻也(yě)不會一樣(yang)。常常會有(you)這樣的情(qing)況，某個🧑🏾‍🤝‍🧑🏼元(yuan)器件的參(can)數退化嚴(yán)重，但對電(diàn)路性能的(de)影響甚微(wei)；而另一個(gè)😄元器件稍(shāo)🈚有變化，就(jiù)對電路性(xìng)能産生顯(xian)著影響。這(zhe)是因爲一(yī)個元器件(jian)對于電路(lu)可靠性的(de)影響（或一(yi)個子電路(lu)對于系統(tǒng)可靠性的(de)影響）不僅(jin)🤩取決于該(gāi)元器件（或(huò)子電路）自(zi)身的質量(liang)，而且取決(jué)于該元器(qi)件（或子電(diàn)路）造成電(diàn)🤩路（或系統(tong)）性能變化(hua)的靈敏度(du)。因此，在電(dian)路設計中(zhōng)，應進行靈(ling)🧑🏽‍🤝‍🧑🏻敏度分析(xī)，确定對電(diàn)路性🌈能影(ying)響顯著的(de)關鍵元器(qì)🧡件或子電(dian)路。對其進(jìn)行重點🈚設(she)計。靈敏度(dù)分析可借(jie)📞助于現有(yǒu)的電路模(mo)拟器或邏(luó)輯模拟器(qì)完成。這是(shi)提高電路(lù)❓可靠性的(de)一個經濟(jì)有效的方(fang)法。
    5. 基于元(yuán)器件的穩(wen)定參數和(hé)典型特性(xing)進行設計(jì)
    電路設計(jì)通常必須(xū)依據所選(xuan)用器件的(de)參數指标(biāo)來進行⭕。爲(wei)了㊙️保證電(dian)路的可靠(kao)性，隻要可(kě)能，電路性(xing)能應該基(jī)于器件的(de)最穩定的(de)參數來設(shè)計，同時應(ying)🙇‍♀️留出一些(xiē)允許❗變化(hua)的餘量。對(duì)于那些由(yóu)于工藝離(lí)散性以及(jí)随時間、溫(wēn)度和其它(ta)🏃‍♀️環境應力(lì)⭐而變化的(de)不太穩定(ding)的性能參(can)數，設🚩計時(shi)應給予更(gèng)爲寬容的(de)☔限制。對于(yu)那些🐆不确(que)定的無法(fa)🍉控制的性(xìng)能參📱數，設(shè)計時不宜(yí)采納，否則(zé)無法保證(zheng)電路的可(ke)靠性和制(zhì)🐅造的可重(zhong)複性。如果(guo)産品手冊(cè)中 記載有(yǒu)🌏所需的特(tè)性曲線圖(tú)、外部電路(lu)參數或典(dian)♋型應用電(diàn)路時，應盡(jin)可能使用(yong)該特性曲(qǔ)線或☁️電路(lù)方案進行(háng)設計。
    6. 均衡(héng)設計
    在設(she)計一個電(dian)子系統時(shi)，總是要先(xian)将其分割(gē)爲若幹個(gè)電路塊🌈，以(yi)便完成不(bú)同的功能(néng)。在系統分(fèn)割時，應注(zhu)意電路功(gong)能和結構(gòu)的均衡性(xing)，這樣對提(tí)高系統可(kě)靠性有利(li)♻️。這主要🔴體(tǐ)現在❄️兩個(ge)方面：一是(shì)每塊電路(lu)的功✍️能應(ying)相對完整(zheng)，盡量減少(shǎo)各個電路(lu)之間的聯(lian)接，以削弱(ruò)互連對電(dian)路可靠性(xing)的影響；二(èr)是各個電(dian)流所含元(yuan)器件的數(shu)量不要過(guò)于集中帶(dài)來的不可(kě)靠因素，同(tóng)時也方便(biàn)了裝配工(gōng)藝設計。
    7. 三(sān)次設計
    三(san)次設計包(bāo)括系統設(she)計、參數設(shè)計和容差(chà)設計。系統(tong)設計是指(zhǐ)一般意義(yì)上的設計(jì)；參數設計(ji)是利用正(zheng)交設計法(fǎ)結合計算(suàn)機輔助設(shè)計，找到穩(wen)定性好📱的(de)合理參數(shu)組，是三次(cì)設計的核(hé)心；容差設(shè)計則是在(zai)系統的最(zui)佳參數組(zu)合确定之(zhi)後，合理規(guī)劃組成系(xì)統的各個(ge)元器件的(de)容差，使産(chan)品物美價(jia)廉。采用📧三(san)次設計方(fang)⭐法獲得的(de)産品具有(you)高的信噪(zao)比，對于元(yuan)器件的公(gong)差與老化(huà)、工作和環(huan)境條件的(de)波動變化(huà)等具有很(hěn)強的忍受(shou)能力，保證(zheng)長時間正(zhèng)常工作。因(yin)此，在所采(cai)用的元器(qi)件質量等(děng)級相同的(de)條件下，通(tong)過三次設(shè)計的電路(lu)的可靠性(xing)明顯高于(yú)未作三次(ci)設計的電(diàn)路。
    8. 冗餘設(shè)計和降額(é)設計
冗餘(yu)設計也稱(cheng)餘度設計(ji)，它是在系(xì)統或設備(bèi)中的關✍️鍵(jian)電路部位(wei)，設計一種(zhong)以上的功(gōng)能通道，當(dang)一個功能(néng)通道發生(shēng)故障時，可(kě)💯用另一個(ge)通道代替(tì)，從而🌈可使(shi)局👄部故障(zhang)不影響整(zhěng)個系統或(huo)設備的正(zhèng)常工👉作。采(cai)用冗餘設(shè)計，使得用(yòng)相對☂️低可(kě)靠的元器(qì)件構⛱️成可(ke)靠的系統(tǒng)或設備成(chéng)爲可能。但(dàn)是，采用冗(rong)餘設🐕計會(hui)使電路的(de)複雜性以(yǐ)及系統的(de)體積、重量(liàng)、功耗和成(chéng)本增加，一(yi)般隻用于(yu)🧑🏾‍🤝‍🧑🏼那些安全(quán)性要求非(fei)常高而且(qie)難以維修(xiu)的系統。
9. 可(ke)靠性預計(ji)
    爲了驗證(zhèng)可靠性設(she)計的效果(guo)，根據系統(tǒng)可靠性的(de)要求，電路(lu)🌈設計完成(cheng)後，可對關(guan)鍵電路的(de)失效率進(jin)行預計，預(yu)計所依據(jù)的模型和(hé)方法見國(guo)軍标GJB299《電子(zǐ)設備可靠(kào)性預計手(shou)冊》。
9.6.2 常用集(ji)成電路的(de)應用設計(jì)規則
    在電(diàn)路設計時(shi)，除了以上(shang)所述的通(tōng)用設計原(yuan)則之外，還(hái)要根✍️據所(suǒ)用器件的(de)具體情況(kuang)，采用不同(tong)的設計規(gui)則。下面給(gei)♍出用幾種(zhong)常用集成(cheng)電路進行(háng)電路設計(jì)時應該遵(zun)循的一些(xiē)規則。這些(xiē)規則所依(yī)據的設計(jì)原理大多(duo)已經在本(běn)書的有關(guān)章節裏予(yǔ)以闡💔述，這(zhè)裏不再贅(zhuì)述。
    1. TTL電路應(yīng)用設計規(gui)則
    (1) 電源
    •穩(wen)定性應保(bao)持在±5％之内(nei)；
    •紋波系數(shu)應小于5％；
    •電(dian)源初級應(yīng)有射頻旁(páng)路。
    (2)去耦
    •每(měi)使用8塊TTL電(diàn)路就應當(dāng)用一個0.01~0.1μF的(de)射頻電容(rong)器對電源(yuan)電壓進行(háng)去耦。去耦(ǒu)電容的位(wèi)置應僅可(kě)能地靠近(jìn)集成電路(lu)，二者之間(jiān)的距離應(yīng)在15cm之内。每(měi)塊印制電(dian)路闆✍️也應(yīng)用一隻容(róng)量更大些(xiē)的低電感(gǎn)電容器對(duì)電源進行(háng)去耦。電容(róng)器類型✍️的(de)選擇方法(fǎ)參見8.1.1節。
    (3)輸(shu)入信号
    •輸(shu)入信号的(de)脈沖寬度(du)應長于傳(chuán)播延遲時(shi)間，以免出(chu)現反✏️射噪(zào)聲；
    •要求邏(luo)輯“0”輸出的(de)器件，其不(bu)使用的輸(shū)入端應将(jiang)其接地或(huo)與🈲同一門(men)電路的在(zai)用輸入端(duān)相連；
    •要求(qiu)邏輯“1”輸出(chu)的器件，其(qí)不使用的(de)輸入端應(ying)連接到一(yi)個大于2.7V的(de)電壓上。爲(wei)了不增加(jiā)傳輸延遲(chi)時間和噪(zao)🐕聲敏感度(dù)，所接🈲電壓(yā)💰不要超過(guò)該電路的(de)電壓最大(dà)額定值5.5V；
    •不(bu)使用的器(qì)件，其所有(yǒu)的輸入端(duan)都應按照(zhao)使功耗最(zui)低的方♉法(fǎ)連接，具體(tǐ)的處理方(fang)法可參閱(yue)8.1.6節；
    •在使用(yòng)低功耗肖(xiao)特基TTL電路(lù)時，應保證(zheng)其輸入端(duān)不出現負(fu)電壓，以免(mian)電流流入(rù)輸入箝位(wèi)二極管；
    •時(shí)鍾脈沖的(de)上升時間(jian)和下降時(shi)間應盡可(ke)能的短，以(yǐ)便提⛹🏻‍♀️高電(diàn)路的抗幹(gàn)擾能力；
    •通(tōng)常時鍾脈(mò)沖處于高(gāo)态時，觸發(fā)器的數據(jù)不應改變(bian)。若一例外(wai)，應查閱有(yǒu)關的數據(ju)規範；
    •擴展(zhǎn)器應盡可(ke)能地靠近(jìn)被擴展的(de)門，擴展器(qì)的節點上(shang)不能有🌈容(róng)性負載；
    •在(zai)長信号線(xiàn)的接收端(duan)應接一個(ge)500Ω～1kΩ的上拉電(dian)阻，以便💃🏻增(zēng)📐加噪聲容(róng)限和縮短(duǎn)上升時間(jiān)。
    (4)輸出信号(hao)
    •集電極開(kai)路器件的(de)輸出負載(zǎi)應連接到(dào)小于等于(yu)最大💘額定(dìng)🌈值🔴的電壓(yā)上，所有其(qí)它器件的(de)輸出負載(zai)應連接到(dao)VCC上；
    •長信号(hao)線應該由(you)專門爲其(qi)設計的電(dian)路驅動，如(rú)線驅動器(qi)、緩沖😄器等(děng)；
    •從線驅動(dong)器到接收(shou)電路的信(xin)号回路線(xian)應是連續(xù)的，應👣采用(yòng)特性阻抗(kàng)約爲100Ω的同(tong)軸線或雙(shuāng)扭線；
    •在長(zhang)信号線的(de)驅動端應(ying)加一隻小(xiǎo)于51Ω的串聯(lian)電阻，以便(bian)消除🚶可🌈能(neng)出現的負(fu)過沖。
    (5)并聯(lián)應用
    •除三(san)态輸出門(men)外，有源上(shang)拉門不得(dé)并聯連接(jiē)。隻有一種(zhǒng)情況例外(wai)，即并聯門(mén)的所有輸(shū)入端和輸(shū)出端均并(bìng)聯在♊一起(qǐ)，而且這些(xiē)門電路封(fēng)裝在同一(yī)外殼内；
    •某(mou)些TTL電路具(jù)有集電極(jí)開路輸出(chu)端，允許将(jiāng)幾個電路(lù)的開🥰集電(dian)☎️極輸出端(duān)連接在一(yī)起，以實現(xiàn)“線與”功能(neng)。但⭐應在該(gai)輸出端加(jia)一個上拉(lā)電阻，以便(bian)提供足🔞夠(gòu)的驅⚽動信(xìn)号🔴和提高(gāo)抗幹擾能(néng)力，上😘拉電(dian)阻的阻值(zhí)應根據該(gai)電路的🏃🏻扇(shàn)出能力來(lai)确定。
    2. CMOS電路(lù)應用設計(jì)規則
    (1)電源(yuan)
    •穩定性應(ying)保持在±5％之(zhī)内；
    •紋波系(xi)數應小于(yu)5％；
    •電源初級(jí)應有射頻(pín)旁路；
    •如果(guǒ)CMOS電路自身(shen)和其輸入(rù)信号源使(shǐ)用不同的(de)電源🔞，則開(kai)機時應首(shou)先接通CMOS電(dian)源，然後接(jie)通信号源(yuan)，關機時應(ying)該首♍先關(guān)閉信✔️号源(yuan)，然後關閉(bi)CMOS電源。 
    (2)去耦(ou)
    •每使用10～15塊(kuai)CMOS電路就應(ying)當用一個(gè)0.01~0.1μF的射頻電(diàn)容器對電(dian)源❓電🛀🏻壓進(jìn)行去耦。去(qù)耦電容的(de)位置應僅(jin)可能地靠(kao)近集成電(dian)㊙️路，二者之(zhī)間的距離(lí)應在15之内(nèi)。每塊印制(zhì)電路闆也(ye)應用一隻(zhi)容量更大(dà)些的低電(diàn)感電容器(qi)對電源進(jin)行去耦。
    (3)輸(shū)入信号
    •輸(shū)入信号電(diàn)壓的幅度(du)應限制在(zài)CMOS電路電源(yuán)電壓範圍(wei)之内，以免(miǎn)🍓引發闩鎖(suǒ)；
    •多餘的輸(shu)入端在任(rèn)何情況下(xia)都不得懸(xuan)空，應适當(dāng)的連接到(dao)CMOS電路的電(diàn)壓正端或(huo)負端上；
    •當(dang)CMOS電路由TTL電(diàn)路驅動時(shi)，應該在CMOS電(diàn)路的輸入(ru)端與VCC之間(jian)♈連一個上(shang)拉電阻；
    •在(zài)非穩态和(hé)單穩态多(duō)諧振蕩器(qi)等應用中(zhōng)，允許CMOS電路(lù)有一定‼️的(de)輸入電流(liú)（通過保護(hù)二極管），但(dan)應在其輸(shū)入加接一(yi)隻🔞串聯❓電(diàn)阻，将輸入(rù)電流限制(zhi)在微安級(jí)的水平上(shang)。
    (4) 輸出信号(hao)
    •輸出電壓(yā)的幅度應(yīng)限制在CMOS電(dian)路電源電(dian)壓範圍之(zhi)内，以⛷️免🐪引(yin)發❓闩鎖；
    •長(zhǎng)信号線應(yīng)該由專門(men)爲其設計(jì)的電路驅(qū)動，如線🌈驅(qū)動器、緩✏️沖(chong)器等；
    •應避(bi)免在CMOS電流(liu)的輸出端(duān)接大于500pF的(de)電容負載(zǎi)；
    •CMOS電路的扇(shàn)出應根據(jù)其輸出容(róng)性負載量(liàng)來确定，通(tong)常可按下(xià)🐉式計算：     
                                      ( 9.6 )
式(shi)中，FO爲扇出(chū)，CL爲CMOS電路的(de)額定容性(xìng)負載電容(rong)，0.8是容性負(fù)✔️載的降額(é)系數，CI爲CMOS電(dian)路的額定(ding)輸入電容(rong)。
    (5)并聯應用(yong)
    •除三态輸(shu)出門外，有(yǒu)源上拉門(men)不得并聯(lián)連接。隻有(you)一🚶種情況(kuàng)例外，即并(bìng)聯門的所(suǒ)有輸入端(duān)均并聯在(zài)一起，而且(qie)這些門電(diàn)路封裝在(zài)同一外殼(ke)内。
    3.線性放(fang)大器應用(yong)設計規則(ze)
    (1) 電源
    •穩定(ding)性應保持(chí)在±1%之内；
    •紋(wén)波系數應(yīng)小于1％；
    •電源(yuán)初級應有(you)射頻旁路(lu)；
    (2) 去耦
    •每使(shi)用10塊線性(xing)集成電路(lu)就應當用(yong)一個0.01~0.1μF的射(shè)頻電容器(qi)對電源🍓電(diàn)壓進行去(qù)耦。去耦電(dian)容的位置(zhi)應僅可能(neng)地靠近集(jí)成電路，二(èr)者之間的(de)距離應在(zai)15cm之内。每塊(kuai)印制電路(lu)闆也應用(yòng)一隻👈容量(liang)更大些的(de)低電感電(diàn)容器對電(dian)源進行去(qu)耦。
    (3) 輸入信(xin)号
    •差模輸(shū)入電壓和(he)共模輸入(rù)電壓均不(bú)應超過它(tā)們的最大(da)額定🌐值的(de)60％；
    •所有不使(shǐ)用的輸入(ru)端均應按(àn)照使功耗(hao)最低的方(fang)式進行連(lian)接㊙️；
    •如果器(qi)件具有兩(liang)個以上的(de)外部調整(zheng)點，必須多(duō)次⛷️調整，僅(jǐn)一次💜是不(bú)行的。
    (4) 輸出(chū)信号
    •長信(xìn)号線應該(gāi)由專門爲(wèi)其設計的(de)電路驅動(dòng)，如線驅📧動(dòng)器、緩💋沖器(qi)等；
    •從線驅(qū)動器到接(jiē)收電路的(de)信号回路(lù)線應采用(yòng)連續同軸(zhóu)線或雙扭(niǔ)線，其特性(xìng)阻抗應與(yǔ)連接端口(kǒu)的阻抗💃🏻相(xiàng)匹配。
    4. 線性(xing)電壓調整(zheng)器應用設(she)計規則
    (1)輸(shū)入電壓
    •輸(shū)入電壓不(bú)應超過其(qí)最大額定(dìng)值的80％；
    •差分(fen)輸入電壓(ya)應該比推(tuī)薦的最小(xiao)電壓大20％，以(yǐ)保持适當(dāng)的輸出電(dian)壓。
    (2)輸出負(fu)載
    •最大輸(shu)出負載不(bu)得超過其(qí)最大額定(ding)值的80％；
    •如果(guo)器件内部(bù)沒有包含(han)短路保護(hù)電路，則應(ying)設計外部(bù)短路保護(hù)電路。
    (3)散熱(rè)
    •電壓調整(zheng)器應該安(ān)裝散熱器(qì)，其散熱面(miàn)積應能夠(gou)散掉器✂️件(jian)承受最大(da)功率時所(suǒ)産生的熱(re)量。
9.6.3 印制電(dian)路闆布線(xiàn)設計
    目前(qián)電子元器(qi)件用于各(gè)類電子設(shè)備和系統(tǒng)時，仍然以(yi)印制電路(lù)闆爲主要(yao)裝配方式(shi)。實踐證明(ming)，即使電原(yuán)理圖設計(ji)正确，印制(zhi)電路闆布(bù)線設計不(bú)當，也會對(dui)器件的可(ke)⛱️靠性産✨生(shēng)不利的影(ying)響👄。例如，将(jiāng)印制電路(lù)闆用✌️于裝(zhuāng)配高速數(shù)字集㊙️成電(diàn)路時，電路(lù)上出現的(de)瞬變電流(liu)通過印制(zhì)導線時，會(hui)産生沖擊(jī)電流。如果(guo)印制導🥰線(xiàn)的阻抗比(bǐ)較大🏃🏻‍♂️，特别(bié)是電感較(jiao)大時，這種(zhong)沖擊電流(liu)的幅值會(hui)很大，有可(ke)能對器件(jian)造成損害(hài)。如果印制(zhì)闆兩條細(xì)平行線靠(kao)得很近，則(ze)會形📞成信(xìn)号波形的(de)延遲，在傳(chuan)輸線的終(zhōng)端形成反(fǎn)射噪聲。因(yīn)此，在設計(jì)印制闆布(bu)線的時候(hou)，應注意采(cai)用正确的(de)方法。
    1. 電磁(ci)兼容性設(shè)計
    電磁兼(jian)容性（EMC）是指(zhi)電子系統(tǒng)及其元部(bu)件在各種(zhǒng)電🎯磁環🔞境(jing)🈚中仍能夠(gòu)協調、有效(xiao)地進行工(gōng)作的能力(lì)。EMC設計的⭕目(mù)的是既能(neng)抑制各種(zhǒng)外來的幹(gàn)擾，使電路(lu)和設備在(zài)規定的電(dian)磁環境中(zhōng)能✉️正常工(gong)🥰作，同時又(yòu)能減少其(qí)本身對其(qí)它設備的(de)電🈲磁幹擾(rǎo)。
    由于瞬變(biàn)電流在印(yìn)制線條上(shàng)所産生的(de)沖擊幹擾(rǎo)主要👅是☂️由(you)印制導線(xian)的電感成(cheng)分造成的(de)，因此，應盡(jìn)量減少印(yìn)制導⚽線的(de)電感量。印(yìn)制導線的(de)電感量與(yǔ)其長度成(cheng)正比，并随(suí)其寬度的(de)🐪增加而下(xia)降，故短而(er)✏️粗的導線(xiàn)對于抑制(zhi)幹擾是有(you)利的。
    時鍾(zhōng)引線、行驅(qū)動器或總(zong)線驅動器(qì)的信号線(xian)常常載有(you)大的瞬✨變(bian)電流，其印(yìn)制導線要(yao)盡可能地(dì)短；而對于(yu)電源線和(he)地線這樣(yàng)的難以縮(suō)短長度的(de)布線，則應(yīng)在印制闆(pan)面積和線(xian)條密度允(yun)許的條件(jian)下盡可能(neng)加大布線(xian)的寬度。對(duì)于一般電(dian)路，印制導(dao)線寬度選(xuǎn)在1.5mm左右，即(ji)可完全滿(mǎn)足要求；對(dui)于集成電(diàn)路，可選爲(wei)0.2mm~1.0mm。
    采用平行(hang)走線可以(yǐ)減少導線(xian)電感，但導(dǎo)線之間的(de)互👄感和分(fèn)布電容增(zēng)加，如果布(bu)局允許。最(zui)好采用井(jǐng)字形網狀(zhuang)地線結構(gòu)，具體做法(fǎ)是印制闆(pǎn)的一面橫(héng)向布線，另(ling)一面縱向(xiang)布線，然後(hou)在交叉孔(kǒng)處用鉚釘(dìng)或金屬化(huà)孔相連。
    爲(wei)了印制印(yin)制導線之(zhi)間的串擾(rao)，在設計布(bù)線時應盡(jin)量避免長(zhang)距離的平(píng)行走線，盡(jìn)可能拉開(kāi)線與線之(zhi)間的距離(li)，信号線💘與(yǔ)地線及電(dian)源線盡可(ke)能不交叉(cha)。在使用一(yi)般電路時(shi)，印制導線(xian)間隔和長(zhang)度設計可(ke)以參考🈲表(biǎo)9.7所列規😘則(zé)。在一些對(duì)幹擾十分(fen)敏感的信(xin)号線之間(jian)可以設置(zhì)一根接地(di)的印制線(xiàn)，也可有🚶效(xiào)地抑制串(chuàn)擾。

爲了抑(yi)制出現在(zai)印制線條(tiáo)終端的反(fǎn)射幹擾，除(chú)了特殊需(xū)要之🈚外，應(yīng)盡可能縮(suō)短印制線(xian)的長度和(he)采用慢速(su)電路。必要(yào)時♉可加終(zhong)端匹配，即(ji)在傳輸線(xiàn)的末端對(dui)🧑🏽‍🤝‍🧑🏻地和電🍓源(yuan)端各加接(jiē)一個相同(tong)阻值的匹(pǐ)配電阻。根(gēn)據經驗，對(dui)一般速度(du)較快的TTL電(diàn)路，其印制(zhì)線條長于(yu)10cm以上時就(jiu)應加終端(duān)匹配措施(shi)。匹配電阻(zu)的阻值應(yīng)根據集成(chéng)電路的輸(shū)出驅動電(diàn)流及吸♉收(shou)電流的最(zui)大值來決(jué)✊定。當使用(yòng)74F系列的TTL電(dian)路時，匹配(pèi)電⛷️阻可采(cǎi)用330Ω，其等效(xiao)的🎯終端阻(zǔ)抗爲165Ω。
    爲了(le)避免高頻(pin)信号通過(guò)印制導線(xian)産生的電(dian)磁輻射，在(zai)印制👄電🌈路(lù)闆布線時(shí)，還應注意(yì)以下要點(diǎn)：
    (1) 盡量減少(shao)印制導線(xiàn)的不連續(xù)性，例如導(dǎo)線寬度不(bu)要突變，導(dao)線的拐角(jiǎo)大于90O，禁止(zhǐ)環狀走線(xian)等。這樣也(ye)有利于提(tí)高印制導(dǎo)線耐焊接(jie)熱的能力(lì)。
    (2)時鍾信号(hào)引線最容(róng)易産生電(diàn)磁輻射幹(gàn)擾，走線時(shi)♉應與地線(xiàn)回路相靠(kào)近，不要在(zài)長距離内(nèi)與信号線(xian)并行。
    (3)總線(xian)驅動器應(ying)緊挨其欲(yù)驅動的總(zong)線。對于那(na)些離🔆開印(yìn)制電路闆(pǎn)的引線，驅(qū)動器應緊(jǐn)挨着連接(jie)器。
    (4)數據總(zong)線的布線(xiàn)應每兩根(gen)信号線之(zhi)間夾一根(gēn)信🌐号📐地線(xian)。最好是緊(jǐn)挨着最不(bu)重要的地(dì)址引線放(fang)置地回路(lù)，因爲後者(zhe)常載有高(gao)頻電流。
(5)在(zài)印制闆布(bù)置高速、中(zhōng)速和低速(su)邏輯電路(lu)時，應按照(zhào)圖9.41的🔆方式(shì)排列器件(jian)。

  2. 接地設計(jì)
隻要布局(ju)許可，印制(zhì)闆最好做(zuò)成大平面(mian)接地方式(shi)，即印制闆(pǎn)的一面全(quan)部用銅箔(bó)做成接地(di)平面，則另(lìng)一面♻️作爲(wei)信号布線(xiàn)。這樣做有(you)許多好處(chu)：
    (1)大接地平(píng)面可以降(jiang)低印制電(dian)路的對地(dì)阻抗，有效(xiào)地抑制印(yin)制闆另一(yi)面信号線(xiàn)之間的幹(gan)擾和噪聲(shēng)。例如，由于(yu)平行導線(xiàn)之間的分(fen)布電容在(zai)導線接近(jin)接地平面(mian)時會變小(xiao)，因此大接(jiē)地平面可(kě)使印制線(xiàn)之間的串(chuàn)擾明顯削(xue)弱。
    (2)大接地(dì)平面起着(zhe)電磁屏蔽(bì)和靜電屏(píng)蔽的作用(yòng)，可減少外(wài)界對電路(lù)的高頻輻(fu)射幹擾以(yǐ)及減少電(dian)路對外界(jie)的高頻輻(fú)射幹擾。
(3)大(dà)接地平面(miàn)還有良好(hao)散熱效果(guo)，其大面積(jī)的銅箔尤(you)如金屬散(san)熱片，迅速(su)向外界散(san)發印制電(diàn)路闆中的(de)熱🈚量。

 如果(guo)無法采用(yòng)大接地平(ping)面，則應在(zai)印制電路(lù)闆的周圍(wei)設計🔴接地(dì)總線，接地(dì)總線的兩(liǎng)端接到系(xi)統的公共(gòng)✔️接地點上(shàng)。接地總線(xiàn)應盡可能(neng)地寬，其寬(kuān)度至少應(yīng)爲2.5mm。
    數字電(dian)路部分與(yu)模拟電路(lù)部分以及(ji)小信号電(diàn)路📞和大功(gōng)率電路應(yīng)該分别并(bing)行饋電。數(shu)字地與模(mó)拟地在内(nèi)部不得相(xiang)連，屏蔽地(di)與電源地(dì)分别設置(zhì)，去耦濾波(bo)📱電容應就(jiù)近接地。
    3. 熱(rè)設計
    從有(you)利于散熱(re)的角度出(chu)發，印制闆(pan)最好是直(zhí)立安㊙️裝，闆(pǎn)與闆之間(jiān)的距離一(yi)般不要小(xiǎo)于2cm，而且元(yuan)器件在印(yìn)制闆上的(de)排列方式(shì)🧑🏾‍🤝‍🧑🏼應遵循一(yi)定的規則(zé)：
    (1)對于采用(yòng)自由對流(liu)空氣冷卻(que)方式的設(she)備，最好是(shi)将集成電(dian)路（或其他(ta)元器件）安(an)縱長方式(shi)排列，如圖(tu)9.42 (a)所示；對于(yu)采用強制(zhì)🏃空氣冷卻(que)（如用風扇(shan)冷卻）的設(she)備，則應按(àn)橫長方式(shi)配置，如圖(tu)9.42 (b)所示。
    (2)同一(yi)塊印制闆(pǎn)上的元器(qì)件應盡可(ke)能按其發(fa)熱量大小(xiao)及耐熱程(cheng)度分區排(pai)列，發熱量(liàng)小或耐熱(rè)性差的元(yuan)💰器件（如小(xiǎo)信号晶體(ti)管、小規模(mo)集成電路(lu)、電解電容(róng)器等）放在(zài)冷卻氣流(liú)的最上遊(you)（入口處），發(fā)熱量大或(huo)耐熱性好(hao)的元💛器件(jian)（如功率晶(jing)體管、大規(guī)模集成電(dian)路等）放📱在(zai)冷卻氣流(liú)的最下遊(you)（出口處）。
    (3)在(zài)水平方向(xiàng)上，大功率(lǜ)器件盡量(liàng)靠近印制(zhì)闆邊沿布(bù)置，以便縮(suo)短傳熱途(tu)徑；在垂直(zhí)方向上，大(da)功率器件(jian)盡量靠近(jìn)印制闆上(shang)方布置，以(yǐ)便減少這(zhe)些器件工(gong)作時對其(qí)它元器件(jiàn)溫度的影(yǐng)響。
(4)溫度敏(mǐn)感器件最(zui)好安置在(zài)溫度最低(dī)的區域（如(rú)設備的底(dǐ)部），千萬不(bú)要将它放(fàng)在發熱元(yuan)器件的正(zheng)上方，多個(gè)器件最好(hao)是🌈在水平(píng)面上交錯(cuo)布局。
設備(bèi)内印制闆(pan)的散熱主(zhu)要依靠空(kong)氣流動，所(suǒ)以在設計(ji)👣時要👨‍❤️‍👨研究(jiū)空氣流動(dòng)路徑，合理(lǐ)配置元器(qì)件或㊙️印制(zhi)電路闆。空(kong)‼️氣流動時(shí)💯總是趨向(xiàng)于阻力小(xiao)的地方流(liu)動📱，所以在(zai)印制電路(lù)闆上配置(zhì)元器件時(shí)，要避免在(zài)某個區域(yu)留有☂️較大(da)的空域。如(ru)圖9.43 (a)所示的(de)那樣，冷卻(que)空氣大多(duō)從此空域(yu)中流走，而(er)元器件密(mi)集區✌️域很(hen)少有空氣(qì)🔱流過，這樣(yang)散熱效果(guǒ)就大大降(jiàng)⛹🏻‍♀️低。如果象(xiang)圖9.43 (b)那樣在(zai)空域中加(jia)💘上一排器(qì)件，雖然裝(zhuāng)配密👉度提(ti)高了，但由(yóu)于冷☂️卻空(kong)氣的通路(lu)阻抗均勻(yun)，使空氣流(liú)動也絕緣(yuan)，從而使散(san)熱效果改(gǎi)善。整機中(zhōng)多塊🤞印制(zhì)電路闆的(de)配置也應(yīng)注意同樣(yàng)問題。
 
大量(liang)實踐經驗(yàn)表明，采用(yòng)合理的元(yuan)器件排列(lie)方式，可🐪以(yǐ)👉有♍效地降(jiàng)低印制電(diàn)路的溫升(shēng)，從而使器(qì)件及設備(bei)的故障率(lǜ)明顯下降(jiang)。
    此外，在高(gāo)可靠應用(yòng)場合，應該(gāi)采用銅箔(bo)厚一些的(de)印制電路(lù)‼️闆基材，這(zhe)不僅可以(yi)增強印制(zhì)闆的散熱(rè)🏃‍♂️能力，而且(qiě)有利于降(jiàng)😍低印制導(dǎo)線的電阻(zǔ)值，提高機(jī)械強度。如(rú)選用銅箔(bo)厚度爲70μm的(de)印制闆，相(xiang)對于銅箔(bó)厚度爲35μm的(de)㊙️印制闆，印(yin)制導線的(de)電阻值可(kě)降低1/2，散熱(rè)能力可增(zeng)加一倍，而(er)且在容易(yi)遭受劇烈(lie)的振動和(he)沖擊的環(huán)境中，不容(róng)易出現斷(duàn)線之類的(de)機械故障(zhàng)。
    〔實例〕集成(chéng)電路在印(yin)制闆上的(de)排列方式(shì)對其溫升(shēng)的影響
圖(tu)9.44給出了大(dà)規模集成(cheng)電路（LSI）和小(xiao)規模集成(chéng)電路（SSI）混合(hé)安裝情況(kuàng)下的兩種(zhǒng)排列方式(shi)，LSI的功耗爲(wèi)1.5W，SSI的功耗爲(wei)0.3W。實測結果(guo)表明，圖9.44(a)所(suǒ)示方式使(shǐ)LSI的溫升達(dá)50℃，而圖9.44 (b)輻射(she)導緻🏒的LSI的(de)溫升爲40℃，顯(xian)然采納後(hòu)面一🔞種方(fāng)式對降💰低(di)LSI的失效率(lǜ)更爲有利(li)。

   這個例子(zi)也說明，應(ying)該盡可能(néng)地使印制(zhi)闆上元器(qì)件的🈲溫升(sheng)㊙️趨🔴于均勻(yun)，這有助于(yu)降低印制(zhi)闆上的器(qi)件的溫度(dù)峰值。 

      文章(zhāng)整理：跳線(xiàn) /